


1. Detektor sekwencji „101” zbudowany w oparciu o rejestr przesuwny.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity DetektorSekwencji is
5      port(
6          wejscie : in STD_LOGIC;
7          clk : in STD_LOGIC;
8          wynik : out STD_LOGIC
9      );
10 end DetektorSekwencji;
11
12
13 architecture DetektorSekwencji of DetektorSekwencji is
14     signal RejestrPrzesowny : std_logic_vector (2 downto 0); --3-bitowa pamięć
15 begin
16     process (clk)    --musi być jak chcemy mieć układ taktowany zegarem
17     begin
18         if rising_edge(clk) then
19             RejestrPrzesowny <= RejestrPrzesowny(1 downto 0) & wejscie;
20         end if;
21     end process;
22
23     wynik <= '1' when RejestrPrzesowny="101"    --wykonuje się równoległe z procesem
24         else '0';
25
26 end DetektorSekwencji;

```




2. Automat sterujący światłami ulicznymi: np. sygnał zegarowy co 5s i stany świateł: Red= 1 dla t= 0-15s, Orange= 1 dla t= 10-15s i t= 55s-60s, Green= 1 dla t= 15-55s. Okres 60s. (użyć 3 czerwone diody).

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity skrzyzowanie is
5      port(
6          clk : in STD_LOGIC;
7          red, orange, green : out STD_LOGIC := '0'
8      );
9  end skrzyzowanie;
10
11
12  architecture swiatla of skrzyzowanie is
13      signal Licznik_x5 : integer range 11 downto 0 := 0; -- szalejemy ;D
14  begin
15      process (clk)
16      begin
17          if rising_edge(clk) then
18              -- jakie światła mamy zapalić??
19              case (Licznik_x5) is
20                  when 0 | 1 => Red <= '1';      --<0; 10)
21                               Orange <= '0';
22                               Green <= '0';
23                  when 2 => Red <= '1';      --<10; 15)
24                               Orange <= '1';
25                               Green <= '0';
26                  when 3 to 10 => Red <= '0';  --<15; 55)
27                               Orange <= '0';
28                               Green <= '1';
29                  when 11 => Red <= '0';      --<55; 60)
30                               Orange <= '1';
31                               Green <= '0';
32                  when others => Red <= '0';  --żeby nie zrobił zatrzasku
33                               Orange <= '0';
34                               Green <= '0';
35              end case;
36              -- i zwiększamy licznik...
37              if (Licznik_x5 = 11) then
38                  Licznik_x5 <= 0;
39              else
40                  Licznik_x5 <= Licznik_x5 + 1;
41              end if;
42          end if;
43      end process;
44  end swiatla;

```




### 3. Tjw. ale lepiej ;D

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3
4  entity skrzyzowanie is
5      port(
6          clk : in STD_LOGIC;
7          red, orange, green : out STD_LOGIC := '0'
8      );
9  end skrzyzowanie;
10
11
12  architecture swiatla2 of skrzyzowanie is
13  signal Licznik_x5 : integer range 11 downto 0 := 0; -- szalejemy ;D
14  begin
15      process (clk)
16      begin
17          if rising_edge(clk) then
18              if (Licznik_x5 = 11) then
19                  Licznik_x5 <= 0;
20              else
21                  Licznik_x5 <= Licznik_x5 + 1;
22              end if;
23          end if;
24      end process;
25      -- warunkowe przypisania współbieżne:
26      Red <= '1' when ( (Licznik_x5 <= 2) and (Licznik_x5 >= 0) )
27          else '0';
28
29      Orange <= '1' when ( (Licznik_x5 = 2) or (Licznik_x5 = 11) )
30          else '0';
31
32      Green <= '1' when ( (Licznik_x5 <= 10) and (Licznik_x5 >= 3) )
33          else '0';
34
35  end swiatla2;

```





4. Detektor sekwencji 101 oraz 010. Na wyjściu detektora jest 00 jeśli sekwencja nie jest wykryta, 01 jeśli wykryta jest pierwsza sekwencja oraz 10 jeśli zostanie wykryta druga sekwencja.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
3
4 entity DetektorSekwencji is
5     port(
6         clk : in STD_LOGIC;
7         reset : in STD_LOGIC;
8         wej : in STD_LOGIC;
9         wyjscie : out STD_LOGIC_VECTOR (1 downto 0)
10    );
11 end DetektorSekwencji;
12
13
14 architecture DetektorSekwencji of DetektorSekwencji is
15     signal Stan : integer range 0 to 6 := 0; --typ całkowity zmieniający się od 0 do 6
16 begin
17     process (clk) --musi być jak chcemy mieć układ taktowany zegarem
18     begin
19         if rising_edge(clk) then
20             if (reset = '1') then
21                 Stan <= 0;
22             else
23                 case (Stan) is
24                     when 0 => if (wej = '1') then -- jak jesteś w 'Start'
25                                 Stan <= 1;
26                             else
27                                 Stan <= 4;
28                             end if;
29                     when 1 => if (wej = '1') then -- jak jesteś w 'pierwszy znak sekwencji 101'
30                                 Stan <= 1;
31                             else
32                                 Stan <= 2;
33                             end if;
34                     when 2 => if (wej = '1') then -- jak jesteś w 'dwa znaki sekwencji 101'
35                                 Stan <= 3;
36                             else
37                                 Stan <= 4;
38                             end if;
39                     when 3 => if (wej = '1') then -- jak jesteś w 'wykryłem 101'
40                                 Stan <= 1;
41                             else
42                                 Stan <= 6;
43                             end if;
44                     when 4 => if (wej = '1') then -- jak jesteś w 'pierwszy znak sekwencji 010'
45                                 Stan <= 5;
46                             else
47                                 Stan <= 4;
48                             end if;
49                     when 5 => if (wej = '1') then -- jak jesteś w 'dwa znaki sekwencji 010'
50                                 Stan <= 1;
51                             else
52                                 Stan <= 6;
53                             end if;
54                     when 6 => if (wej = '1') then -- jak jesteś w 'wykryłem 010'
55                                 Stan <= 3;
56                             else
57                                 Stan <= 4;
58                             end if;
59                     when others => Stan <= 0;
60                 end case;
61             end if;
62         end if;
63     end process;
64
65     wyjscie <= "01" when Stan = 3 else --wykonuje się równoległe z procesem
66                "10" when Stan = 6 else
67                "00";
68
69 end DetektorSekwencji;

```

## Mapa do skarbu:



W ten sposób można zrealizować maszynę stanów w języku vhdl.  
Funkcje przejść i wyjść wygeneruje narzędzie do syntezy...